Структурная схема персонального радиолюбительского компьютера (РК). “Сердцем” РК является микропроцессор КР580ИК80А. Для синхронизации работы микропроцессора и всех остальных узлов использован тактовый генератор на микросхеме КР580ГФ24. Память образована постоянным запоминающим устройством (ПЗУ) объемом 2 Кбайт (микросхема К573РФ5) и оперативным запоминающим устройством (ОЗУ) объемом 16 или 32 Кбайт (соответственно на восьми или шестнадцати микросхемах К565РУЗА). В ПЗУ хранится управляющая программа — МОНИТОР, а ОЗУ служит для хранения кодов символов, отображаемых на экране дисплея, программ пользователя и данных. Информацию вводят в РК с бытового кассетного магнитофона и клавиатуры, результаты работы отображаются на экране телевизора и могут быть сохранены на магнитной ленте.
Клавиатуру и магнитофон подключают к РК через программируемый периферийный адаптер (ППА) КР580ИК55. Через дополнительный ППА могут быть подключены различные радиолюбительские конструкции с цифровым управлением режимами работы, например, блок RTTY, устройства бытового радиокомплекса, различные датчики, исполнительные узлы и т. п.
Видеосигнал формируется контроллером дисплея, построенным на БИС КР580ВГ75. Содержимое области ОЗУ, в которой хранятся коды отображаемых символов, передается во внутренние регистры контроллера методом прямого доступа к памяти (ПДП). Для управления процессом ПДП использована БИС КР580ВК57. Одновременно с формированием видеосигнала в процессе ПДП проводится регенерация содержимого ОЗУ.

Чтобы лучше понять принцип построения РК. остановимся вкратце на тех соображениях, которыми руководствовались авторы при его разработке.

Главным было стремление сократить, насколько возможно, число микросхем в РК и обеспечить программную совместимость с “Микро-80”.

Как и в “Микро-80”, изображение на экране телевизора формируется в “Радио-86РК” засветкой отдельных точек телевизионного растра, используется такое же ПЗУ знакогенератора (БИС К573РФ1), а для отображения символов — такая же матрица элементов размерами 6х8. Луч модулируется сигналами с выхода сдвигового регистра, куда предварительно в параллельной форме заносится информация об очередном отображаемом символе из ПЗУ знакогенератора.

В “Радио-86РК” часть ячеек ОЗУ отведена под так называемую экранную область (на рис. 2 приведено распределение памяти в РК для ОЗУ емкостью 16К и 32К). Каждому знакоместу на экране телевизора соответствует определенная ячейка в экранной области ОЗУ, поэтому для вывода символа на определенное знакоместо микропроцессор должен записаться его код в соответствующую ячейку этой области.

В БИС КР580ВГ75 имеются два внутренних буферных регистра, в каждом из которых могут храниться до 80 восьмиразрядных кодов символов для последующего их вывода на экран. Такая организация БИС позволяет свести к. минимуму простои микропроцессора из-за того, что память занята обменом с контроллером дисплея. В процессе работы рк. в то время, когда символы, хранящиеся в одном из буферных регистров последовательно отображаются на экране телевизора, в другой буфер в режиме ПДП из экранной области ОЗУ переписываются коды следующих символов. Таким образом, в этих буферах хранятся коды символов двух смежных строк. По окончании отображения информации из одного регистра начинается процесс отображения из другого. Важной особенностью БИС КР580ВГ75 является возможность программной настройки параметров синхроимпульсов, вида и положения на экране курсора, формата отображения информации (количество строк, количество символов в строке и т. д.). Подробнее с работой БИС можно ознакомиться в [1].

Как уже отмечалось ранее, пересылка символов из экранной области ОЗУ в буферы контроллера дисплея осуществляется с помощью ПДП. В режиме ПДП данные непосредственно передаются из ОЗУ в контроллер дисплея, минуя микропроцессор. Для организации таких пересылок в РК использована БИС КР580ИК57. Во время прямого доступа к памяти она вместо микропроцессора формирует сигналы на шинах адреса и управления. Подробное описание работы этого контроллера приведено в [2].

Взаимодействие контроллеров дисплея, ПДП и микропроцессора происходит следующим образом. Для вывода очередной строки на экран первый из них формирует сигнал ЗАПРОС ДАННЫХ на выводе DRQ. По этому сигналу контроллер КР580ИК57 подготавливает микропроцессор к работе в режиме ПДП. выдавая сигнал, ЗАПРОС ПДП на вход HOLD микропроцессора, который в ответ на это переводит свои шины в высокоимпедансное состояние и уведомляет контроллер сигналом ПОДТВЕРЖДЕНИЕ ПДП на выводе HLDA. Получив этот сигнал, контроллер ПДП инициирует выдачу данных из ОЗУ на шину данных, т. е. устанавливает на шине адресов коды адресов ячеек экранной области, на шину управления выдает сигнал ЧТЕНИЕ и формирует на выводе DACK контроллера дисплея сигнал ПОДТВЕРЖДЕНИЕ ДАННЫХ. По этим сигналам и при появлении логического 0 на выводе IORD контроллера ПДП байт из ОЗУ по шине данных переписывается во внутренний буфер контроллера дисплея.

Так как процесс передачи данных из экранной области ОЗУ в контроллер дисплея регулярен, а период обращения к ОЗУ не превышает 2 мс, то циклы ПДП оказалось возможным использовать для регенерации содержимого ОЗУ и отказаться от применения специального контроллера регенерации памяти. Однако при этом необходимо ограничить длительность сигнала СБРОС. Если длительность импульса на выводе RESET не будет превышать 1...1,5 мс, то микропроцессор, начав выполнять управляющую программу — МОНИТОР, успеет вновь настроить контроллер дисплея н ПДП. возобновив тем самым процесс регенерации памяти. В противном случае информация, хранимая в ОЗУ, будет потеряна.

Для упрощения схемы РК было решено использовать шину управления, состоящую только из линий передачи сигналов ЧТЕНИЕ и ЗАПИСЬ, при этом обращение к портам контроллеров РК происходит так же, как и к ячейкам памяти, т. е. адреса портов и ячеек памяти располагаются в едином адресном пространстве. Максимально допустимый объем непосредственно адресуемой памяти в этом случае, естественно, меньше 64 Кбайт. Такая упрощенная шина управления потребовала нестандартного включения БИС контроллера КР580ИК57. В режиме ПДП на выводе контроллера IORD формируется сигнал WR для БИС КР580ВГ75, а на выводе MEMW - сигнал ЧТЕНИЕ для БИС памяти. При ЗАПИСИ управляющих слов в БИС контроллера ПДП на вывод IOWR поступает сигнал логического 0 с выхода WR микропроцессора.

Наличие только двух управляющие сигналов сделало нецелесообразным применение микросхемы системного контроллера КР580ВК28, но перед разработчиками встала задача уменьшить нагрузку на линии шины адресов и данных микропроцессора, так как их максимальная нагрузочная способность — один ТТЛ-вход (1,9 мА). С этой целью в РК использованы микросхемы серий с малым потреблением по входу.

Названные схемотехнические решения позволили разработать РК всего на 29 микросхемах. Многие задачи, традиционно реализуемые схемотехнически, решены программными средствами: как и в “МИКРО-80”, программно решены функции сканирования и устранения дребезга контактов клавиатуры, формирования экранной области ОЗУ, сигналов записи и считывания с магнитофона.

ЦЕНТРАЛЬНЫЙ ПРОЦЕССОР МИКРОКОМПЬЮТЕРА

Принципиальная электрическая схема микрокомпьютера “Радио-86РК” (далее для краткости — РК) представлена на рис. 3. Тактовый генератор РК выполнен на микросхеме КР580ГФ24 (D1), предназначенной специально для работы с микропроцессором КР580ИК80А (D6). Частота тактовых импульсов определяется кварцевым резонатором, подключенным к выводам Х 1 и Х2. Его резонансная частота должна быть в 9 раз больше выбранной тактовой частоты микропроцессора. Так как в РК тактовый генератор служит также и для синхронизации работы контроллера дисплея, в качестве которого использован обыкновенный телевизор, частота кварцевого резонатора выбрана равной 16 МГц. При этом тактовая частота микропроцессора равна 16/9 =1,78 МГц, что несколько ниже максимально допустимой (2 МГц).

Необходимые для синхронизации микропроцессора импульсы на выводах Ф1 и Ф2 имеют амплитуду 12В. На остальных выводах микросхемы формируются сигналы с уровнем ТТЛ. Синхронизация работы периферийных БИС осуществляется последовательностью импульсов, получаемых на выводе Ф2TTL. Последовательность импульсов с частотой кварцевого резонатора и скважностью около 2, формируемая на выводе OSC, используется для синхронизации контроллера дисплея и формирователя сигналов управления БИС динамической памяти. На выводы RDYIN и RESIN в произвольные моменты времени подают сигналы ГОТОВНОСТЬ и СБРОС от внешних устройств. Эти сигналы запоминаются во внутренних триггерах тактового генератора и передаются на выводы RDY и RES по переднему фронту импульсной последовательности Ф2. Кроме того, сигнал RES может быть сформирован содержащимся в тактовом генераторе триггером Шмидта. На вход RESIN сигнал приходит от устройства формирования, собранного не элементах С1, С2, R1, R2, R3, VD 1 и кнопке “СБРОС” (рис. 3) и ограничивающего длительность одноименного сигнала.

Так как в РК нет медленно работающих устройств, которые при “общении” с микропроцессором требовали бы перевода его в состояние ожидания, на вывод RDYIN постоянно подан уровень логической 1.

На выводе STSTB в момент действия сигнала Ф1 формируется импульс, стробирующий байт состояния микропроцессора. Обычно этот сигнал подают на одноименный вход системного контроллера. В описываемом компьютере этот сигнал не используется, однако он необходим для организации поциклового режима при отладке РК.

Рассмотрим формирование сигналов ЗАПИСЬ и ЧТЕНИЕ шины управления. Первый из них может быть сформирован только микропроцессором D6 на его выводе WR. На соответствующие входы микросхем D2, D14, D17, D20 этот сигнал поступает непосредственно, на входы WE микросхем памяти D22—D29 и формирователь сигнала управления ОЗУ — через повторитель D5.4, а на вывод WR контроллера дисплея D8 — еще и через элемент D4.1.

Сигнал ЧТЕНИЕ формируется не только микропроцессором D6, но и контроллером ПДП D2 при передаче кодов символов из экранной области ОЗУ в контроллер дисплея. При этом используются некоторые особенности работы микропроцессора и контроллера ПДП. Сигнал на выводе DBIN микропроцессора активен (уровень логической 1) только при чтении данных, а на выводе MEMW контроллера (уровень логического 0) — в момент считывания байта из экранной области ОЗУ в контроллер дисплея. Из этих сигналов элементом D5.1 и формируется сигнал ЧТЕНИЕ. Резистор R5 служит для формирования уровня логической 1 на выводе 2 элемента D5.1 в то время, когда выход MEMW контроллера находится в высо-коимпедансном состоянии.

БЛОК ВЫБОРА ПАМЯТИ ИЛИ УСТРОЙСТВА ВВОДА-ВЫВОДА

Дешифратор адреса выполнен на микросхемах D11, D5.3, D10.4 и D4.3. В зависимости от состояния линий А13—А15 шины адреса на одном из выходов микросхемыD11 формируется уровень логического 0, позволяющий определить, к какой группе ячеек памяти происходит обращение. Таким образом, все адресное пространство микропроцессора (64 Кбайт) оказывается разделенным на 8 блоков размером по 8 Кбайт каждый. На выходах элементов D5.3 и D10.4 при обращении к ячейкам ОЗУ с адресами соответственно 0000Н — 3FFFH и 4000Н — 7FFFH формируется сигнал логической 1.

Сигналы с выходов 4—7 дешифратора D1.1 используются для выбора одной из периферийных БИС: D20, D14, D8 или D2. Следует заметить, что сигнал с выхода 7 использован также и для выбора микросхемы ПЗУ D17,т.е. один и тот же сигнал служит как для выбора БИС контроллера ПДП, так и ПЗУ. Такое решение оказалось возможным благодаря тому, что из ПЗУ информация только считывается, а в контроллер ПДП ее только записывают при инициализации последнего.

Так как после сброса микропроцессор начинает выполнять программу с команды, расположенной по адресу 0000Н, а ПЗУ, хранящему управляющую программу МОНИТОР, отведены адреса начиная с F800H, в компьютер введен блок начального запуска. На выходе триггера D13.2 в момент прихода сигнала СБРОС появляется уровень логического 0, который запрещает работу дешифратора D11 и через элемент D4.3 поступает на вход CS микросхемы ПЗУ D17, что и обеспечивает чтение первой команды из ПЗУ — команды безусловного перехода на начало МОНИТОРА. После выполнения этой команды на шине адресов появляется код адреса следующей команды, старший разряд которого равен 1. Появление высокого уровня на линии А15 переводит триггер D13.2 в исходное состояние, в результате чего в дальнейшем дешифрация адресов происходит обычным образом.

ОЗУ

ОЗУ РК выполнено на микросхемах памяти динамического типа К565РУЗ (D22—D29). Особенности этих микросхем — временное мультиплексирование адресов и необходимость периодической регенерации хранимой в них информации. Код адреса заносится в адресный регистр микросхем через входы А0—А6 последовательно: сначала поступают коды семи младших, а затем семи старших разрядов адреса, сопровождаемые соответственно сигналами выборки строки (RAS) и столбца (CAS). Адреса мультиплексируются микросхемами D18 и D19, на входы которых с адресной шины поступают разряды А0—А13 кода адреса. В зависимости от уровня сигнала на входах V этих мультиплексоров, на входы А0—А6 микросхем D22—D29 поступают сигналы либо с линий А0—А6, либо с линий А7— А13 шины адресов.

Для формирования сигналов, управляющих работой динамической памяти, служит узел, собранный на микросхеме D16 и элементах D4.4, D9.5. D10.2 и D10.3. На входы С1 и С2 сдвигающего регистра D16 поступает сигнал OSC тактового генератора. При отсутствии на шине управления сигналов ЧТЕНИЕ и ЗАПИСЬ на вход V2 регистра D16 с элемента D4.4 поступает высокий логический уровень, обусловливающий его работу в режиме параллельного приема данных. При необходимости ЧТЕНИЯ из ОЗУили ЗАПИСИ в него на выходе элемента D4.4 формируется низкий логический уровень, в результате чего регистр переходит в режим сдвига информации, и на его выходах поочередно, с задержкой 62,5 нс., устанавливаются низкие логические уровни. Сигналы Q1 и Q2 поступают соответственно на входы RAS микросхем памяти и входы V мультиплексоров D18, D19. Такой же уровень при наличии сигнала выбора ОЗУ поступает через элемент D10.2 с выхода Q3 регистра D16 и на входы CAS микросхем памяти. Резисторы R14, R20—R28 служат для улучшения формы сигналов, подаваемых на адресные входы микросхем ОЗУ.

Как уже отмечалось, объем ОЗУ РК может быть увеличен до 32 Кбайт. Для этого в него вводят 8 дополнительных микросхем памяти, выводы которых соединяют с одноименными выводами микросхем D22 — D29. Исключение составляют входы CAS: их объединяют между собой и подключают к выходу элемента D10.3, назначение которого аналогично назначению элемента D10.2. Наиболее простое конструктивное решение — установить дополнительные микросхемы ОЗУ на уже имеющиеся на печатной плате и припаять их выводы к выводам последних.

КОНТРОЛЛЕР ПДП

Как уже отмечалось, пересылка данных из ОЗУ в контроллер дисплея осуществляется методом прямого доступа к памяти контроллером КР580ИК57 (D2).

Многорежимный буферный регистр D7 работает совместно с контроллером ПДП D2 и предназначен для временного хранения восьми старших разрядов кода адреса. Это необходимо потому, что в контроллере выходы D0—D7 используются в мультиплексном режиме — как для приема информации с шины данных при его инициализации, так и для выдачи на адресную шину старших разрядов кода адреса в режиме ПДП. В этом режиме на вход DS1 микросхемы D7 от контроллера поступает сигнал высокого уровня, переводящий ее выходы из высокоимпедансного состояния в активное. В первом такте каждого цикла ПДП на входы D0—D7 регистра поступают восемь старших разрядов кода адреса, которые фиксируются сигналом STB и поступают через выводы Q0—Q7 на шину адресов. После этого выходы Q0—Q7 контроллера переводятся в высокоимпедансное состояние, освобождая шину данных для передачи кодов символов из экранной области ОЗУ в контроллер дисплея.

КОНТРОЛЛЕР ДИСПЛЕЯ

Рассмотрим теперь, как РК формирует изображение на экране телевизора. Для упрощения узла формирования видеосигнала кадровые и строчные синхроимпульсы формируются непосредственно на выходах HRTC и VRTC контроллера дисплея D8, благодаря его соответствующей настройке. Поскольку изображение на краях экрана телевизионных приемников менее резко и нередко выходит за его границы, оно в этих зонах затемняется программно, т. е. записью в соответствующие ячейки экранной области ОЗУ кодовсимвола “пробел”, что равносильно формированию в видеосигнале бланкирующих интервалов. На экране алфавитно-цифровая информация отображается 25 строками по 64 знакоместа в каждой. Под каждое знакоместо отводится матрица точек 6х8. Строки символов разделены двумя затемненными строками телевизионного растра.

Таким образом, в одной строке растра, время отображения которой равно 48 мкс, могут быть засвечены 6Х64 = 384 точки. Следовательно, частота повторения импульсов, подаваемых на вход С сдвигающего регистра D15, должна быть равна 8 МГц. Она получается делением частоты тактового генератора D1 на 2. В качестве делителя частоты использован счетчик D3. Одновременно он формирует импульсы символьной синхронизации, подаваемые на вход CCLK контроллера дисплея D8 (^cclk^osc/^)- Период следования этих импульсов, равный времени прохождения луча кинескопа в пределах одного знакоместа, и определяет частоту смены кодов символов на выводах СС0 — СС6 контроллера.

После того, как информация о графическом представлении текущего символа последовательно выдана на выход Q5 сдвигающего регистра D15, последний под действием выходного сигнала элемента D4.2 переходит из режима сдвига в режим приема информации об очередном символе. Этот же сигнал используется для формирования курсора — мигающей черточки, расположенной под отображаемым символом. Такой вид курсора определяется записью соответствующего кодового слова во внутренний регистр контроллера дисплея D8.

При прохождении лучом помеченного знакоместа на выводе LTEN контроллера дисплея периодически появляется высокий логический уровень. Он подготавливает триггер D13.1 к переключению выходным сигналом элемента D4.2, которое происходит в момент начала отображения помеченного знакоместа, что и обеспечивает формирование курсора.

Элемент D4.1 формирует сигнал для записи информации в контроллер дисплея. Низкий логический уровень появляется на его выходе при таком же уровне на линии ЗАПИСЬ шины управления при инициализации контроллера дисплея или низком уровне на выводе IOR контроллера ПДП при передаче байта из экранной области ОЗУ. Резистор R4 выполняет те же функции, что и резистор R5.

Формирование комплексного телевизионного видеосигнала осуществляется эмиттерным повторителем на транзисторе V2. На его вход через резисторы R15 и R16 поступают сигналы соответственно с выхода сдвигающего регистра D15 и узла формирования синхросмеси, выполненного на элементах D5.2 и D9.3.

Выход INTE микропроцессора использован в РК нетрадиционно — как одноразрядный порт вывода: командами ЕI и DI и подпрограммами временной задержки на нем можно формировать сигналы звуковой частоты. Через элемент D9.1 они поступают на микротелефонный капсюль H1. Таким образом, в РК имеется возможность программной реализации различных звуковых эффектов. В Мониторе для этой цели предусмотрена специальная подпрограмма, к которой можно обращаться из других программ, в том числе и из написанных на Бейсике.

1. Начать отладку РК целесообразно с проверки омметром всех связей на печатной плате и устранения выявленных дефектов монтажа. (Обозначение элемнтов приводится по схема компьютера ). С особой тщательностью следует проверить наличие электрических связей между выводами питания микросхем (особенно D22 - D29) и соответствующими контактами разъема. Щупами омметра необходимо касаться непосредственно выводов микросхем — это позволит выявить некачественные пайки. Отсутствие одного из питающих напряжении на микросхемах D6, D12, D22 - D29 может привести к выходу их строя!

Затем необходимо убедиться, что блок питания обеспечивает требуемые напряжения: +5 В± 10 % при токе 1 А, +12 В±10% при токе 200 мА —5 B+10 % при токе 100 мА.

2. Выньте из панели микросхему D17 н установите в нее ПЗУ с тест программой, приведенной в таблице 2. соедините вывод 3 микросхемы D1 с общим проводом и, включив питание, убедитесь в наличии питающих напряжений на соответствующих выводах всех микросхем.

3. Проверьте осциллографом наличие и параметры сигналов, вырабатываемых микросхемой D1: на выводах 10 н 11 — импульсов амплитудой 12 В с периодом следования 562 мс, на выводе 6 — амплитудой 5 В с периодом следования 562 нс. на выводе 12 - амплитудой 5 В с периодом следования 62,5 нс. Отсутствие этих сигналов обычно свидетельствует о неисправности микросхемы D1 или кварцевого резонатора.

4. Проверьте работу узла формирования сигнала “СБРОС”. При каждом нажатии на одноименную кнопку на вы воде 1 микросхемы D1 должен формироваться импульс амплитудой 5 В длительностью около 1 мс.

5. Убедитесь в наличии высокого уровня на выводе 24 микропроцессора D6, что свидетельствует о нахождении его в состоянии ожидания, вызванном установкой перемычки в соответствии с п. 2. Проверьте состояние шин адреса и данных РК, касаясь последовательно щупом осциллографа соответствующих выводов микросхем. На всех линиях шины адреса должен присутствовать низкий уровень, а на линиях шины данных - двоичный код 10101010, записанный в нулевой ячейке тест программы.

При обнаружении несоответствий проверьте, нет ли замыкании между линиями шины адреса н какими-либо другими сигнальными линиями или проводниками питания, убедитесь в работоспособности ПЗУ D17, узла начального сброса (микросхемы D10.1, D9.2.) D13.2) и дешифратора D11. При правильной работе дешифратора соответствует низкий уровень на выводе 18 микросхемы D17. После устранения обнаруженных неисправностей следует вновь провести отладку по пп. 4 и 5.

6. Выключив питание, снимите установленную ранее перемычку, подсоедините узел (рис. 8) по циклового выполнения программы микропроцессором и вновь включите РК.

7. Подав сигнал “СБРОС”, проконтролируйте выполнение 11 команд тест программы в поцикловом режиме. При выполнении действий этого пункта ОЗУ РК не используется, что позволяет проводить отладку даже при наличии в нем неисправных микросхем.

При очередном нажатии на кнопку “ШАГ” контролируйте состояние шин адреса, данных и управления в соответствии с табл. 3. Как было указано, при выборке из ПЗУ первой команды (она однобайтовая) на шине данных появляется код 10101010. В следующей ячейке ПЗУ помещен код 01010101. Эти два кода являются инверсией друг друга и их использование необходимо для того, чтобы убедиться, что все линии шины данных могут быть переключены в оба состояния. Третья команда (строки 3-5) — команда безусловного перехода по адресу F805H. После трехкратного нажатия на кнопку “ШАГ” (эта команда выполняется за три машинных цикла) должен сработать узел начального запуска н на выводе 5 триггера D13.2 появиться высокий уровень. Следующие четыре команды (6—17) предназначены для настройки БИС ППА D14 и D20. ППА D14 мы будем использовать для вывода результатов работы тест программы. После выполнения еще двух команд (18—23) на выводах капала В ППА D14 должна появиться кодовая комбинация 01010101. Выполнение следующих двух команд (24—30) приводит к зажиганию светодиода “РУС/ЛАТ”, подтверждая тем самым работоспособность БИС D20.

8. Включите питание. Нажмите на кнопку “СБРОС” и после окончания звукового сигнала — на клавишу “РУС/ЛАТ”. Эти действия приводят к запуску программы проверки ОЗУ. Если микросхемы D22--D29 исправны, то по окончании работы тест программы раздастся звуковой сигнал и зажжется светодиод V2. О наличии неисправных микросхем РК сообщит двумя звуковыми сигналами (светодиод V2 в этом случае гореть не должен) и сформирует высокие уровни на линиях канала В ППА D14, соответствующих разрядам шины данных, к которым подключены неисправные микросхемы ОЗУ.

Причиной неисправности могут быть как дефекты микросхем, так и неверная работа формирователя сигналов RAS и CAS (D16) или мультиплексоров D18, D19.

Сначала убедитесь в работоспособности формирователя. Для этого проверьте наличие и форму сигналов на входах RAS, CAS, WE микросхем памяти (рис. 9) и на входах V адресных мультиплексоров D18 и D19. Повторно тест-программу запускают нажатием кнопки “СБРОС” и клавиши “РУС/ЛАТ”.

Следует учесть, что тест-программа проверяет только ОЗУ, расположенное по адресам 0000Н — 3FFFH. Для проверки дополнительного ОЗУ сигнал с выхода элемента D10.2 необходимо подать на соответствующие выводы его микросхем. Проверка остальных узлов РК возможна только при исправном ОЗУ.

9. В работоспособности дисплейного блока и контроллера ПДП убеждаются нажатием на кнопку “СБРОС” и (после окончания звукового сигнала) клавишу “УС”. По этой команде тест-программа очищает экранную область ОЗУ, инициализирует контроллеры ПДП и дисплея и помещает курсор в левый верхний угол экрана. Если этого не происходит, то необходимо осциллографом проверить способность контроллера дисплея формировать сигнал ЗАПРОС ПДП на выводе 17 БИС D2 и наличие сигналов ЗАПРОС и ПОДТВЕРЖДЕНИЕ ПДП на выводах 13 и 21 микропроцессора D6. Затем следует убедиться, что контроллер дисплея формирует импульсы строчной и кадровой синхронизации с периодами 64 мкс (HRTC) и 20 мс (VRTC) соответственно. Если все эти сигналы вырабатываются, то причиной неисправности может быть отсутствие сигнала ЗАПРЕТ ОТОБРАЖЕНИЯ (VSP). переходящего в активное состояние () на время действия кадровых н строчных синхроимпульсов и межстрочных интервалов, или дефекты элементов узла формирования видеосигнала.

В исправном дисплейном блоке при каждом нажатии на клавишу “УС” начинается вывод на экран алфавитно-цифровых символов. По правильному отображению этих символов убеждаются в работоспособности ПЗУ знакогенератора н сдвигового регистра D15.

10. В заключение проверьте работу клавиатуры. Для этого нажмите на кнопку “СБРОС” н клавишу “СС”, а затем — поочередно на все остальные и убедитесь, что отображаемые символы соответствуют клавишам, на которые вы нажимаете.

Описание компьютера Радио-86РК

Журнал РАДИО